Du 22 nm chez IBM
IBM a le 22 nm à portée de main avec une nouvelle technologie : alors que le 45 nm est de mieux en mieux maîtrisé et que le 32 nm n’est toujours qu’un doux rêve, parler du 22 nm semble présomptueux, et pourtant...
Améliorer les masques
Le problème du 22 nm vient des masques : typiquement, on utilise un masque qui va permettre de cacher (ou de graver) les zones sur le wafer. Le 22 nm nécessite actuellement deux masques, ce qui est évidemment coûteux et compliqué à mettre en oeuvre. Le problème essentiel, qu’IBM aurait résolu, vient du fait que les erreurs sur ce système à deux masques ont plus d’impact que si on n’utilise qu’un seul masque. La nouvelle solution de Big Blue devrait donc permettre d’améliorer les masques et donc de produire plus facilement des puces en 22 nm. Rappelons que la diminution de la finesse de gravure permet de diminuer la consommation d’une puce de façon efficace, même si le passage d’une finesse à une autre n’est pas toujours heureux et que les fondeurs utilisent aussi l’avantage de la diminution de la taille physique pour augmenter la mémoire cache (par exemple).
- Tests des HP Mininote et Acer Aspire One HDD (TT Hardware)
- Intel : diminutions de prix, disparitions et apparitions
- Test du Thermaltake Spedo (Revioo)
- Packard Bell a aussi son netbook
- Google : des serveurs en pleine mer ?
- AMD : du neuf avec de vieux RV6xx
- Google Android débarque
- Asus P5QPL-VM : G41 et DisplayPort
- Nexus Low 7000 : pour les HTPC à base de Core i7
- Une semaine d'actu jeux video consoles
- S'il n'y avait que 10 actualités (semaine 3)
- [Tom's Babes] Alpha 900 vs 5D MKII
- Les jeux gratuits de la semaine
- Comparatif de disques 1 To : la vengeance
- Comparatif : 65 ventirads au banc d'essai (Puissance PC)
- Jouer sur PC portables (Tom's Guide)
- Sony S300 : Blu-ray à moins de 200 $
- Test du cadre photo Telefunken So You (Les Numériques)
C'est pas un ou deux masques qu'il faut pour faire un circuit intégré en 22nm mais des dizaines:
- différents masques pour le substrat pour dessiner les transistors.
- différents masques pour chaque couche de métal (interconnexion) + couche d'isolants et via. Vraisemblablement il y a au moins 8 couches de metal en 22 nm (en 65nm l'utilisation de 7 couches est plutôt commune).
Il y a comme un bug dans la news.
tsf, je crois qu'il voulait dire que pour chaque couche il faut 2 masques... peut-être à cause de la nature ondulatoire de la lumière... c'est ce que j'ai compris mais je peux me tromper
enfin en 22nm c'est du méga deep UV ou des électrons qui sont utilisés, et deux masques changerait rien aux problèmes de diffraction
enfin en 22nm c'est du méga deep UV ou des électrons qui sont utilisés, et deux masques changerait rien aux problèmes de diffraction
Alors il faut un laser excimer; il me semble que pour le moment les corrects dans l'UV sont à 198nm (ou à peu près) ensuite en utilisant un liquide de fort indice tu peux reduire la taille de la tache d'Airy (d/indice du liquide)
ce qui est clair c'est que pour faire du 22nm, meme avec cette technique (avec un indice de fou de 4) il faudrait avoir un laser à environ 100nm... C'est sport quand meme!
Pour les gravure à electrons, c'est bien mais c'est extrèment lent! En fait c'est utilisé pour faire le masque il me semble
ça me rappel les cours d'optique au lycée...
!
Terrible époque de ma vie
à mon avis les techniques utilisés doivent avoir quelque un lien avec les interférences ondulatoires ( d'ou les 2 masques ).
là pour moi, ça devient du chinois, j'ai pourtant un dut mes-phys (obtenu en 93), mais option physico-chimie.... et mon travail depuis longtemps se borne à faire mesurer des microns (1000 nm) à des machines 3d....
Je me sens comme un aveugle dans un musée d'art, est ce que qq peux me donner des liens pour comprendre les techniques utilisées pour les puces?