Toshiba Sony et Nec : codéveloppement à 45 nm

Toshiba Corporation, Sony Corporation et NEC Electronics Corporation annoncent avoir codéveloppé une plate-forme de production de masse pour la fabrication de semi-conducteurs gravés à 45 nm. Les trois firmes japonaises ont présenté, hier, les résultats de leurs travaux à l’ International Electron Devices Meeting de San Francisco, alors qu’AMD et IBM dévoilaient la technologie 45 nm qu’ils ont mis au point conjointement.

Le « Strained Silicon »

Pour mettre au point ce procédé de production à 45 nm, le consortium japonais a utilisé une technologie de silicium étiré (strained silicon), aux performances améliorées de 30 % par rapport à la précédente génération de « Strained Silicon ». Cette technologie employée par plusieurs fondeurs accroît la mobilité des électrons.

Un diélectrique low-k

NEC, Toshiba et Sony se sont également appuyés sur un diélectrique low-K dont la constante Keff est 2,7. Un diélectrique low-K réduit les capacitances parasites entre les couches d’interconnexion, améliorant ainsi les performances. Toutefois, il rend les semi-conducteurs plus difficiles à produire, car il fragilise les puces.

Lithographie par immersion

Enfin, à l’instar d’AMD et IBM, le trio japonais utilise une technologie de lithographie par immersion. Cette technologie améliore la résolution, grâce à un médium liquide placé entre les optiques et la surface de la galette de silicium.

Nec, Toshiba et Sony travaillent sur deux procédés de production à 45 nm. Celui qui vient d’être annoncé servira à produire des circuits hautes performances. le second, dont la mise au point sera achevée au début de l’an prochain, permettra de produire des puces à basse consommation. Les trois firmes n’ont pas annoncé de date de mise en production commerciale.