.
On s'autorise à penser, dans les milieux autorisés ...

...qu'un accord secret pourrait être signé.

Paraitrait même que des fois des employés d'Intel appellent ceux de Microsoft à propose de l'EMT64 ! Dingue !

HUMMM HUMMMM

si c est pour nous informez que vous n'avez rien a nous apprendre tresssssssss utile la news
(me rappelle tv la cinq en iraq 91 ou ils pasaient 1 heure a nous expliquez qu il n y a rien a expliquez )edit ortografe inclus

Au sujet du SOI: il me semble que c'est SOItec - fabricant français - qui fournit AMD.
www.soitec.com

une info qui rejoint celle du samedi 11 décembre et ne particulier la roadmap IBM sur le Power (Cell). " Le futur des processeurs AMD"
http://www.presence-pc.com/news/Le [...] n5875.html

Exact, près de Grenoble même, dans la "SiliCrolles Vallée". Enfin qui fournit surtout 80% du marché du SOI actuellement. Il y a un peu de concurence quand même.

NOVEMBRE 2001 : SOITEC ET AMD SIGNENT UN CONTRAT HISTORIQUE

[...]

"« Cette commande est l’aboutissement de nombreuses années de développement pendant lesquelles nous avons été impressionnés par les avantages et les performances que procure Smart Cut », déclare le Dr Bill SIEGLE, Senior Vice Président de la technologie et des Opérations et Directeur Scientifique chez AMD. « Nous avons besoin de matériau SOI de haute qualité ainsi que de forts volumes pour la fabrication de notre nouvelle gamme de produits. Soitec a su démontrer sa capacité à répondre à notre besoin en surpassant nos exigences tant sur le plan de la qualité que sur celui de la production de forts volumes de matériau UNIBOND SOI ».

[...]

AMD estime que cette technologie est indispensable pour augmenter les performances et réduire la consommation de sa nouvelle génération de microprocesseurs, utilisant une largeur de trait de 0,13 µm. AMD a récemment annoncé qu’une grande partie de ses unités de production basculerait sur le matériau SOI.

http://www.soitec.com/en/news/pr42b.htm

Pour info:

Le silicium étendu ou 'pressé', le 'strained silicon', est connu et employé par les fondeurs sur les dernières générations de semi-conducteurs, et en particulier sur les processeurs en 90 nanomètres.

Cette technologie permet d'optimiser la distance entre les atomes de silicium en insérant une couche de germanium entre les transistors, afin de créer des 'canaux' pour la circulation et le guidage des électrons, tout en évitant des déperditions d'énergie.

Le 'strained silicon' pourrait rentrer dans une nouvelle phase avec la découverte conjointe d'IBM et d'AMD. Le 'Dual Stress Liners' ou DSL, est une technique qui permettrait d'éliminer une partie de la complexité de fabrication du 'strained silicon'.

Plusieurs matériaux étirés sont appliqués au dessus de la couche du transistor, et les parties qui ne servent à rien sont éliminés. Ils présentent alors une architecture en cônes au niveau des bornes + et – du transistor, ce qui améliore la circulation des électrons.

Le gain de performances du transistor par incorporation de 'strained silicon' en DSL serait sensible, de l'ordre de 24%.

Les deux fondeurs ne sont pas les seuls à travailler sur ces technologies. Intel et Texas Instruments produisent eux aussi des semi-conducteurs sous 'strained silicon', une technologie indispensable pour accéder aux 90 nm, et plus encore aux 65nm dont les premiers processeurs sont attendus pour la fin 2005.

En revanche, la principale limitation rencontrée jusqu'à présent provient du risque de réduction du nombre de transistors à placer sur un wafer (galette de silicium) induite par l'adjonction d'une couche supplémentaire.

IBM et AMD seraient arrivés à améliorer la qualité de la couche de 'strained silicium', ce qui permettrait de ne pas limiter le nombre de transistors, et donc d'avoir une faible influence sur le coût de production.

'Dual Stress Liners' est attendu en production pour le début 2005.

http://www.silicon.fr/getarticle.asp?ID=7656

"The new strained silicon process, called “Dual Stress Liner,” enhances the performance of both types of semiconductor transistors, called n-channel and p-channel transistors, by stretching silicon atoms in one transistor and compressing them in the other. The dual stress liner technique works without the introduction of challenging, costly new production techniques, allowing for its rapid integration into volume manufacturing using standard tools and materials.

AMD and IBM researchers are the first in the industry to simultaneously enhance the performance of both types of transistors in a semiconductor using conventional materials."
http://www.amd.com/us-en/Corporate [...] 99,00.html

Juin 2003 :
"At the VLSI Symposium in Kyoto, Japan, AMD researchers presented detailed information on their creation of transistors delivering some of the highest performance levels ever published. Faster transistors are key enablers of higher-performance customer solutions, acting as the fundamental building blocks of future microprocessor designs.

One set of transistors presented today use fully-depleted Silicon-on-Insulator (FDSOI) technology and deliver the highest PMOS (P-channel metal-oxide semiconductor) transistor speed ever published: up to a 30% increase versus previously published transistors. The other set use Strained-Silicon and AMD metal gate technology to deliver 20-25% higher NMOS (N-channel metal-oxide semiconductor) performance relative to conventional Strained-Silicon transistors."
http://www.techspot.com/story5885.html