Des modules de 256 Mo de DDR3 en 30 nm

Elpida vient d’annoncer avoir développé des mémoires DDR3 de 2 Gb (256 Mo) en 30 nm.

30 nm et TSV

Ce nouveau processus de fabrication permettra de placer 45 % de dies en plus que sur un wafer gravé en 40 nm (cf. « Elpida : 4 Gb de DDR3 en 40 nm »). Elpida, qui n'est pas le premier (cf. « Samsung : 2Gb de DDR3 en 30nm ») utilisera le TSV (Through Silicon Via) comme technologie pour le die stacking, faisant ainsi passer les interconnexions au travers des couches de silicium au lieu de les contourner. Cette technologie, relativement courante dans le monde de la mémoire, est par contre beaucoup plus difficile à mettre en place lorsque l’on a affaire à des architectures plus complexes comme les processeurs (pour plus d’information sur ce sujet, voir le chapitre « Solutions architecturales aux défis électriques » dans Miniaturisation des transistors et agrandissement des wafers : comprendre les enjeux technologiques).

Consommation réduite de 15 %

Selon le Japonais, son procédé servirait à fabriquer des DDR3-1866 de 1,35 V et des DDR3-1600 basses tension. Les tests montrent que les modules en 30 nm consomment 15 % d’énergie en moins que leurs homologues en 40 nm et 10 % de moins au repos. Les premières puces de tests devraient sortir des usines en décembre 2010 pour une fabrication de masse pour la fin du même mois et une commercialisation en 2011