Se connecter avec
S'enregistrer | Connectez-vous

Un DSP en 28 nm par TI et MIT

Par - Source: EETimes

Texas Instrument et le Massachusetts Institute of Technology vont présenter un papier durant l’International Solid-State Circuits Conference (ISSCC) détaillant un processeur mobile pour application basse tension gravée en 28 nm.

Ce DSP (Digital Signal Processor) est capable de passer d’un mode dit haute performance demandant 1 V à un niveau basse consommation ne demandant que 0,6 V.

Le DSP est bâti sur un TMS320C64x de TI qui utilise le jeu d’instruction VLIW de 256 bits et qui peut prendre en charge 32 registres de mots de 32 bits. Le SoC dispose d’un cache L1 de 32 Ko et un cache de second niveau de 128 Ko, d’une interface pour gérer une mémoire externe et des cartes mémoires MMC. Les fréquences de fonctionnement vont de 587 MHz à 43,4 MHz.

Certains confrères sur la Toile comparent ce processeur aux SoC ARM qui font la une des journaux en ce moment. C’est selon nous une fausse comparaison, car s’il est vrai qu’un DSP en 28 nm est une avancée technologique importante, il ne s’agit pas du tout de la même architecture ou complexité et les deux puces ont des fonctions très différentes.

Il y a 3 commentaires. B
Tous les commentaires
  • 0 Ð
    Oracle , 21 février 2011 06:35
    Citation :
    Ce DSP (Digital Signal Processor) est capable de passer d’un mode dit haute performance consommant 1 V à un niveau basse consommation ne demandant que 0,6 V.


    Depuis quand consomme t'ont des volts ?

    Je t'invite à relire l'article original : SAN FRANCISCO - At the 2011 International Solid-State Circuits Conference (ISSCC) here, Texas Instruments Inc. and the Massachusetts Institute of Technology (MIT) will outline what could be a major breakthrough in the gap between performance demands and battery capacity in the mobile space.

    In a paper, TI and MIT will present research detailing design methodologies for a 28-nm mobile applications processor with ultra-low power. The paper-entitled ''A 28nm 0.6V Low Power Digital Signal Processor (DSP) for Mobile Applications”-demonstrates that a DSP is capable of scaling from a high-performance mode at 1.0 volt down to an ultra-low power (ULP) mode at 0.6 volts.
  • 0 Ð
    anonymous@guest , 21 février 2011 10:30
    Je ne cmprends pas la phrase suivante :"Les fréquences de fonctionnement vont de 587 MHz à 43,4 MHz"

    En fait dans l'article originale, il explique que à 1V le système travaille à 587 MHz pour une conso de 113 mW et à 0.5V la fréquence maxi est de 43.4-MHz.

  • 0 Ð
    Oracle , 21 février 2011 11:33
    Citation :
    Je ne cmprends pas la phrase suivante :"Les fréquences de fonctionnement vont de 587 MHz à 43,4 MHz"

    En fait dans l'article originale, il explique que à 1V le système travaille à 587 MHz pour une conso de 113 mW et à 0.5V la fréquence maxi est de 43.4-MHz.


    Citation :
    The device is operational at 587-MHz at 1.0V (113mW). At 0.5V, the maximum frequency is 43.4-MHz.


    Ceci veut dire que le dispositif est opérationnel à 587-MHz à 1,0 V (113mW) et qu'à 0.5V, la fréquence maximale sera de 43,4 MHz.

    En fait sa fréquence de travail varie en fonction de la tension d'alimentation.