HP : des FPGA 8 fois plus denses

IBM, AMD et Intel ne sont pas les seuls à développer les processeurs du futur. Les enjeux sont si grand que de nombreuses sociétés poursuivent des recherches. Hewlett-Packard en fait partie, et ses chercheurs ont annoncé une découverte intéressante ce matin. Ils ont réussi à concevoir un modèle de circuit logique programmable (FPGA) qui pourrait être 8 fois plus dense que les puces actuelles, tout en consommant moins d’énergie pour la même puissance de calcul.

Une telle amélioration serait permise grâce à l’empilement de la matrice de routage (Crossbar switch) au-dessus des blocs logiques. Il faut savoir que dans les FPGA actuels, la matrice de routage occupe une place très importante sur la puce. La placer sur une couche supérieure permet donc d’augmenter radicalement le nombre de circuits logiques, sans augmenter la surface de la puce. Le procédé simulé par les chercheurs de HP serait capable de réaliser une matrice de 15 nm de large seulement, connectée au reste du circuit par des “nanocâbles”. Ce genre de réalisation, baptisé FPNI (Field Programmable Nanowire Interconnect), serait accessible dès 2010. Pour 2020, la taille de la matrice pourrait être amenée à 4,5 nm. Un tel FPNI occuperait seulement 4 % de la surface du FPGA équivalent. Espérons que toutes ces promesses se vérifient une fois les premiers prototypes produits.

• Consulter l’article original