Hitachi et sa technique de polissage des wafers

Hitachi Chem vient de breveter une nouvelle technique de polissage des wafers : ces galettes de silicium sur lesquelles sont gravées le core d’une puce qui va ensuite être mise dans un package pour devenir un processeur central ou graphique ou bien d’autre chose encore.

Une fois la galette de silicium bombardée de rayons UV, il faut la polir, afin de retirer certains matériaux et aplanir les irrégularités topographiques pour que le wafer soit totalement plat. En effet, le wafer s'oxyde naturellement en créant une couche d'oxyde de silicium (du verre) qu'il faut retirer avant de pouvoir travailler dessus. C'est ce que fait le polissage.

Le brevet d’Hitachi consiste en un solvant spécial qui balaie l’oxyde de silicium plus rapidement avec des chances de rayures plus réduites et permettant ainsi un plus grand yield (pourcentage de puce fonctionnelle par wafer).

Avant que cela soit donc intégré dans les usines, les fondeurs continueront d’utiliser une technique de polissage appelée CMP (Chemical-mechanical planarization) qui consiste à utiliser une solution composée de silice microscopique ou d’oxyde de cérium.