Intel veut réduire la consommation de ses puces
La date est lancée : c'est en 2005 qu'Intel devrait introduire ses premières puces gravées en 0.065µ. Toutefois, comme toujours, ce sont les puces SRAM, bien plus faciles à fabriquer, qui profiteront de cette technologie. Pour messieurs les processeurs, il conviendra d'attendre une bonne année de plus.Avec cette introduction, Intel tente de mettre le paquet sur la réduction de la consommation d'énergie. Citons pêle-mêle les "
sleep transistors
", des transistors dédiés... à la désactivation de certains groupes de transistors, lorsqu'ils sont inutilisés.Egalement au rendez-vous, une version améliorée du "
strained silicon
", qui permet, sur le papier tout du moins, d'augmenter quelque peu les performances et de reduire la consommation.11
Commentaires
Asetek se met aux waterblocks pour disques durs
- Faille dans les produits Symantec
- MSN Music Store et WMP10 pour le 2 septembre ?
- Nec ND-3500, le graveur ultime à 93 €
- Memtest86+ version 1.25 est disponible
- Test - Ecran LCD 20 pouces Belinea 10 20 25
- Free passe au 10Mb/800k ATM
- Les iSkin EVo² pour iPod G4 arrivent
- Drivers, bios et firmwares de la semaine
- Section meilleures configurations, version septembre
Les portables adopteront la DDR2
- AMD fait la démonstration du dual core
- 3DMark2005 pointe le bout de son nez
- Bouygues Telecom ADSL ?
- Rhéobus et diodes pour barrettes mémoire
- Plus petit PC du monde par IBM
- Apple dévoile son nouveau iMac G5
- Communicate, la nouvelle webcam Logitech
- Comparatif de processeurs
- Changement de direction pour Tiscali France
Liens commerciaux
Autres catégories :
Publicité
Dernières actus
A voir aussi
Actus et dossiers





les fuites d'énergie entre les électrons.
faut croire
http://www.xbitlabs.com/news/other [...] 60728.html
Merci du lien.
Mais je maintiens, le coup de la "fuite d'energie entre les electrons", ca veut pas dire grand chose... En fait, c'est une technique qui compresse ou etire mecaniquement par lant le silicium, ce qui accroit la velocite des electrons et des trous.
Ca fait longtemps que c'est utilise par les fabricants de puces pour portable, par exemple. Il y a meme des modes qui permettent de mettre les rams en "retention" : on baisse la tension d'alim, donc on reduit la puissance consomme, mais on conserve les donnees (sauf qu'on pas y acceder tant qu'on est en retention)
Merci du lien.
Mais je maintiens, le coup de la "fuite d'energie entre les electrons", ca veut pas dire grand chose... En fait, c'est une technique qui compresse ou etire mecaniquement par lant le silicium, ce qui accroit la velocite des electrons et des trous.
Ca fait longtemps que c'est utilise par les fabricants de puces pour portable, par exemple. Il y a meme des modes qui permettent de mettre les rams en "retention" : on baisse la tension d'alim, donc on reduit la puissance consomme, mais on conserve les donnees (sauf qu'on pas y acceder tant qu'on est en retention)
moi aussi ca m'a choque
Tout ce travail sur les SRAMs, ca me rappelle des souvenirs
moi aussi ca m'a choque

Tout ce travail sur les SRAMs, ca me rappelle des souvenirs
Faut dire que c'est choquant
surtout quand t'as une formation en microelec
avec une gravure en 0.0065, ils vont plus se sentir pissés, mettre encore plus de transistors, résultats, une conso elec equivalente aux cpus actuels et un dégagement thermique à faire palir le Soleil.
joce> Ah bon, toi aussi, ouf...
almar> J'ose croire qu'ils ont retenu la leçon et qu'ils ne vont pas s'entêter dans ce sens...
c'est tres mal dit, et c'est limite contre-sens...