Téléchargez l'application
Tom's Hardware sur l'App Store
Toute l'actu informatique de référence sur votre iPhone
Oui Non

Intel veut réduire la consommation de ses puces

par - source: Présence PC
Une puce SRam d Intel gravée en 0.09µLa date est lancée : c'est en 2005 qu'Intel devrait introduire ses premières puces gravées en 0.065µ. Toutefois, comme toujours, ce sont les puces SRAM, bien plus faciles à fabriquer, qui profiteront de cette technologie. Pour messieurs les processeurs, il conviendra d'attendre une bonne année de plus.

Avec cette introduction, Intel tente de mettre le paquet sur la réduction de la consommation d'énergie. Citons pêle-mêle les "
sleep transistors
", des transistors dédiés... à la désactivation de certains groupes de transistors, lorsqu'ils sont inutilisés.
Egalement au rendez-vous, une version améliorée du "
strained silicon
", qui permet, sur le papier tout du moins, d'augmenter quelque peu les performances et de reduire la consommation.
Partager:
11
Commentaires
X
Valider

Commentaires
Ajouter un commentaire
Caabale 31/08/2004 09:42
Masquer
-0+

Julien a écrit :

les fuites d'énergie entre les électrons.





:heink: une fuite d'energie entre les electrons ?

Patch 31/08/2004 09:45
Masquer
-0+

faut croire :lol:

Caabale 31/08/2004 10:04
Masquer
-0+

Merci du lien.
Mais je maintiens, le coup de la "fuite d'energie entre les electrons", ca veut pas dire grand chose... En fait, c'est une technique qui compresse ou etire mecaniquement par lant le silicium, ce qui accroit la velocite des electrons et des trous.

Citation :Intel has also implemented “sleep transistors” in its 65nm SRAM. Sleep transistors shut off the current flow to large blocks of the SRAM when they are not being utilized, which eliminates a significant source of power consumption on a chip.


Ca fait longtemps que c'est utilise par les fabricants de puces pour portable, par exemple. Il y a meme des modes qui permettent de mettre les rams en "retention" : on baisse la tension d'alim, donc on reduit la puissance consomme, mais on conserve les donnees (sauf qu'on pas y acceder tant qu'on est en retention)

joce 31/08/2004 10:57
Masquer
-0+

caabale a écrit :

Merci du lien.
Mais je maintiens, le coup de la "fuite d'energie entre les electrons", ca veut pas dire grand chose... En fait, c'est une technique qui compresse ou etire mecaniquement par lant le silicium, ce qui accroit la velocite des electrons et des trous.

Citation :Intel has also implemented “sleep transistors” in its 65nm SRAM. Sleep transistors shut off the current flow to large blocks of the SRAM when they are not being utilized, which eliminates a significant source of power consumption on a chip.


Ca fait longtemps que c'est utilise par les fabricants de puces pour portable, par exemple. Il y a meme des modes qui permettent de mettre les rams en "retention" : on baisse la tension d'alim, donc on reduit la puissance consomme, mais on conserve les donnees (sauf qu'on pas y acceder tant qu'on est en retention)




moi aussi ca m'a choque :o
Tout ce travail sur les SRAMs, ca me rappelle des souvenirs :D

bidoulou 31/08/2004 10:59
Masquer
-0+

joce a écrit :

moi aussi ca m'a choque :o
Tout ce travail sur les SRAMs, ca me rappelle des souvenirs :D




Faut dire que c'est choquant [:spamafote]

joce 31/08/2004 11:08
Masquer
-0+

surtout quand t'as une formation en microelec :D

almar 31/08/2004 12:33
Masquer
-0+

avec une gravure en 0.0065, ils vont plus se sentir pissés, mettre encore plus de transistors, résultats, une conso elec equivalente aux cpus actuels et un dégagement thermique à faire palir le Soleil. :/

Caabale 31/08/2004 13:05
Masquer
-0+

joce> Ah bon, toi aussi, ouf...

DML777 31/08/2004 14:20
Masquer
-0+

almar> J'ose croire qu'ils ont retenu la leçon et qu'ils ne vont pas s'entêter dans ce sens...

Nesskiel 31/08/2004 18:51
Masquer
-0+

caabale a écrit :

:heink: une fuite d'energie entre les electrons ?




c'est tres mal dit, et c'est limite contre-sens...

Publicité

Les offres du moment

Newsletters


OK