Tom's Hardware > Actualités > Composants > Processeurs > L’architecture x86 atteint 175 millions d’unités

L’architecture x86 atteint 175 millions d’unités

01:46 - mardi 5 octobre 2004 par Gaëtan Allart - source: ocworkbench

Alors qu’Intel a annoncé jeudi dernier avoir vendu son cinquante millionième processeur hyperthreadé, c’est au tour du site OCWorkbench de faire un bilan des ventes pour l’architecture x86. C’est ainsi que l’on estime à 175 millions, le nombre d’unités vendues d’ici la fin de l’année 2004. Ce chiffre comprend les ventes d’Intel et Amd bien entendu mais aussi des plus petits constructeurs comme VIA et même Transmeta.

Les répartitions des ventes s’échelonnent selon les résultats suivants :

60 millions de processeurs Pentium 4 Mobile, Celeron Mobile et Pentium M (Centrino)
40 millions de processeurs Pentium 4 et Xeon avec Hyper Threading
49 millions de processeurs Pentium 4 Celeron
20 millions de processeurs sur base K7 (Athlon, Athlon XP)
2.5 millions de processeurs K8 (Athlon64)
3.5 millions de processeurs VIA et Transmeta

On peut facilement remarquer que le couple VIA-Transmeta possède 2% (3.5 millions de CPU) des parts de marché mais ces deux constructeurs sont les seuls à ne pas fabriquer eux-mêmes leurs processeurs puisque VIA passe par TSMC et Transmeta par IBM.

Comparer les prix des processeurs

Commentaires

Ajouter un commentaire

Précédente
1 / 2
Suivante

SaVioLa78 05/10/2004 02:15

Masquer

Y'a plus de proco Intel M que de K7 toutes générations confondues ? :heink:

d75 05/10/2004 02:52

Masquer

si c'est toute generation confondu, pourquoi ne mettre que des pentium4 des k7 et des k8? Il y a eu aussi des pentiums 1 a 3 des 8086 a 486, des k6....

kif38 05/10/2004 07:59

Masquer

je pense qu'ils veulent dire : en circulation.
la plupart des K6 sont réformés maintenant, pareil pour les PII et quelques PIII. le 8086 et 80386 est mainteant classé avec les ordinausaures.

D@rKF@LC0N 05/10/2004 09:39

Masquer

Je trouve que les ventes des A64 sont assez faibles etant donné du bruit sur les fortes ventes

Polio 05/10/2004 10:26

Masquer

Les processeurs RISC a faible consommation ont quand meme de beaux jours devants eux

Citation :ARM licensees shipped a grand total of 782 million ARM CPUs in 2003.

cgsyanick 05/10/2004 11:55

Masquer

C'est bizarre, il n'y a pas les chiffres des Itanium :heink:

bap2703 05/10/2004 12:51

Masquer

Itanium c'est pas un X86 (enfin il peu le faire mais bon...)

Par contre faudrais ptetre préciser dans la news que ce sont les chiffres pour l'année 2004 (je suppose)
Et donc retirer l'athlon pas XP

lapine 05/10/2004 12:54

Masquer

cgsyanick a écrit :

C'est bizarre, il n'y a pas les chiffres des Itanium :heink:

l'itanium n'est pas x86 ,il est avec un architecture EPIC et les registre sont different

les processeur AMD et INTEL PETIUM sont des CRISC(c'est a dire de faux CISK et de vrai RISC a l'interieur et il sont x86 pour les registre généreaux)

cyrano 05/10/2004 13:48

Masquer

lapine> port'nawak. Les x86 sont et seront toujours des CISC ! CISC cela veut dire Complexe Instruction Set Computer. Si tu changes la microarchitecture du cpu, tu ne changes pas son jeu d'instructions !

lapine 05/10/2004 15:16

Masquer

Cyrano a écrit :

et none se sont des CRISC ,BORDEL

a l'extèrieur tu vois du CISC ,mais a l'interieur tout es convertie en RISK en temp réel

en fait c'est a cause de la partie scalaire ke se sont des CRSIK et aussi de la partie SIMD de tout facon il sont OBLIGER d'etres CRSIK ne seraice ke pour le SCALAIRE(le SCALAIRE au un HT avant l'heur,avec plsuieur untie de calcul par exmpel trois FPU et trois ALU)

cgsyanick 05/10/2004 15:44

Masquer

Les K5 ont été les premiers à utiliser une archi RISC si mes souvenirs sont bons, lafine a raison. Mais il me semble que l'Itanium (IA-64) émule l'archi IA-32/x86 non [:xam]

Bon très lentement, mais il le fait

Tu veux un autre exemple ? Les Crusoe qui utilisent une archi VLIW, mais qui pourtant (par un autre système il est vrai) traitent des instructions x86.

Donc si Transmetta apparait, pourquoi l'Itanium non [:cgsyanick]

cyrano 05/10/2004 15:52

Masquer

Non, vous n'avez simplement pas compris ce que signifie RISC et CISC.
Il qualifie le jeu d'instruction du cpu. C'est totalement indépendant de la structure du cpu (microcode, moteur risc en dessous, etc...)

Un crusoe est un très bon exemple de processeur à jeu d'instruction VLIW (en gros, "n" instruction risc collé, par bloc de taille fixe 4 ou 8 ici) qui émule un processeur CISC x86.

lapine> dire "a l'extèrieur tu vois du CISC ,mais a l'interieur tout es convertie en RISK" n'a pas vraiment de sense au niveau architecture des cpus. Convertie en µinstructions je veux bien...
Et puis "CRISC" n'existe pas comme acronyme, cela ne voudrait rien dire ! complexe/reduice instruction set computer alors que complexe et reduice s'oppose justement !
Ensuite, je ne comprend rien à ta phrase.

cgsyanick 05/10/2004 15:57

Masquer

Cyrano a écrit :

On arrète pas de lui dire [:spamafote]

. Tu fais comme moi, tu dis "oui c'est bien"

Bon, on est bien d'accord qu'actuellement AMD et Intel produisent des cpus basé sur un moteur RISC (pour reprendre tes termes), et qui donc convertit les instructions CISC en RISC non ?

cyrano 05/10/2004 16:32

Masquer

Un "moteur RISC", cela n'a pas vraiment de sense. RISC n'a déjà plus trop de sense maitenant. PPC est censé être RISC mais il a plus de 200 instructions. Il lui reste juste la taille fixe (32 bits) du mot d'instruction. Mais bon, c'est un peu faible comme définition. Mais c'est une caractèristique commune des cpus dis RISC.

On ne peut pas vraiment dire qu'un CPU d'intel ou d'amd soit un traducteur d'instruction x86 HW vers un cpu risc. Il y a bien un traducteur en µinstructions (118 bits/µinstruction pour le P4, je crois) mais à part la taille fixe d'instruction, cela n'a pas grand chose avoir avec un "CPU risc".

lapine 05/10/2004 16:41

Masquer

il me semblait ke les CPU x86,les AMD notament avait une architecture dites scalaire c'est pas un des aspec de l'architecture RISK ?

cgsyanick 05/10/2004 16:45

Masquer

Cyrano a écrit :

Merci pour ces infos :jap:

SaVioLa78 05/10/2004 16:49

Masquer

lapine a écrit :

il me semblait ke les CPU x86,les AMD notament avait une architecture dites [g]scalaire[/g] c'est pas un des aspec de l'architecture RISK ?

stun poisson ?

cgsyanick 05/10/2004 16:54

Masquer

SaVioLa78 a écrit :

stun poisson ?

Citation :
On parle de processeur superscalaire lorsque :
– le jeu d’instruction a une sémantique séquentielle (par opposition, par exemple, au VLIW) ;
– l’architecture dispose de plusieurs unités fonctionnelles (UF) qui peuvent fonctionner en parallèle ;
– une mécanique compliquée fait son possible pour exploiter ce parallélisme au maximum tout en maintenant l’illusion que la sémantique séquentielle est respectée (cohérence séquentielle).

Si je me souviens bien ,le Pentium premier du nom possédait déjà 2 pipelines :??:

lapine 05/10/2004 17:02

Masquer

effectivement et l'architecture SUPER SCALAIRE est un des aspec du risk et dans les CPU x86 il y a bien un conversion en µinstruction RISK

le SUPERSCALAIRE permet à mon sens de faire du OoO (OUT OF ORDER ou calcul dans le désordre) avec l'aide de l'unite de prefetching HARDWARE (unite de prediction des branchement),par exemple dans un suite de calcule A+B=C,on peut calcuerl tout les possibliter de C ,avant d'avoire les résultat de A et de B)

cyrano 05/10/2004 17:03

Masquer

oui mais n'était pas "out_of_order". Si il y avait une dépendance, il attendait.

cgsyanick 05/10/2004 17:07

Masquer

lapine a écrit :

effectivement et l'architecture SUPER SCALAIRE est un des aspec du risk et dans les CPU x86 il y a bien un conversion en µinstruction RISK

le SUPERSCALAIRE permet à mon sens de faire du OoO (OUTER OF ORDER ou calcul dans le désordre) avec l'aide de l'unite de prefetching HARDWARE (unite de prediction des branchement),par exemple dans un suite de calcule A+B=C,on peut calcuerl tout les possibliter de C ,avant d'avoire les résultat de A et de B)

"out-of-order" [:maitre capello]

La prédiction de branchement n'intervient qu'en cas d'aléas de branchement (tiens donc

), alors que l'execution OOO (ainsi que le renommage de registres) est plutot pour les aléas de données.

Mais je peux me tromper

cgsyanick 05/10/2004 17:08

Masquer

Cyrano a écrit :

oui mais n'était pas "out_of_order". Si il y avait une dépendance, il attendait.

j'ai bien précisé "pipelines" et ne me suis pas avancé plus loin

lapine 05/10/2004 17:09

Masquer

Cyrano a écrit :

oui mais n'était pas "out_of_order". Si il y avait une dépendance, il attendait.

ben A+B=C

la il y a un dependance,et le OoO permet d'évite la DEPENDANCE si toute fois le resultat(de C) est bon cars si non ,il faut vide le pipline(plus un pipeline est long plus c long a vidé(P4)) de l'unite en question(celle ki à calcul C avant le resultat de A et de B)

cgsyanick 05/10/2004 17:11

Masquer

lapine a écrit :

On parlait du cas du Pentium

SaVioLa78 05/10/2004 17:13

Masquer

cgsyanick a écrit :

On parlait du cas du Pentium

Mais bien sur

Limace [:cupra]

cgsyanick 05/10/2004 17:15

Masquer

SaVioLa78 a écrit :

Mais bien sur

Limace [:cupra]

Ceci est un private joke, merci de ne pas pourrir les commentaires de news, je me verrai dans l'obligation de sévir sinon

SaVioLa78 05/10/2004 17:18

Masquer

pour en revenir a la news .. + de processeurs intel M que de K7 toutes générations confondue

cgsyanick 05/10/2004 17:18

Masquer

et toujours pas d'info sur l'Itanium

lapine 05/10/2004 17:23

Masquer

cgsyanick a écrit :

et toujours pas d'info sur l'Itanium

ben c'est un processeur a architecture EPIC,ki peut émuler tres lentement le x86 ,parcontre on ma expliquer ke en gros un processeur a architecure EPIC,c'est au programeur de dire se ke fait le programe,mais j'ai pas compris.

cgsyanick 05/10/2004 17:26

Masquer

lapine a écrit :

Par opposition à une architecture VLIW, ou c'est le programme qui dit au programmeur ce qu'il doit faire [:maitre capello]