Publicité
Dernières actualités
- L'Asta contre les zombies spammeurs
- Coupe du monde des Jeux Vidéos
- Un ventirad alcoolisé ?
- Re-SO Marathon Lan
- Un plugin pour les développeurs sous IE
- Démarrage plutôt bon pour iTune en Europe
- Skype maintenant disponible pour les pingouins
- M Devdjian revient sur ses propos
- Disponibilité des Abit AS8 et AV8
- Test - Disque dur Seagate Barracuda 7200.7 200 Go
Dernier test
Les meilleures configurations
Les meilleures configurations 13 PC complets, suivant vos besoins et votre budget, sélectionnés par la rédaction.
Lire la suite
Le nouveau Xeon pour lundi prochain
Plusieurs informations émanant de divers partenaires d'Intel viennent de filtrer concernant la nouvelle version des processeurs pour serveurs et stations de travails hautes performances du fondeur de Santa Clara, j'ai nommé les Xeon.
Il semblerait que le lancement officiel de ces CPU, jusque là connu sous le nom de code "Nocona" (voir notre actualité du 18 février dernier), serait effectué lundi 28 juin.
Ces CPU représentent une évolution assez importante, sachant qu'ils seront les premiers processeurs du géant des semi-conducteurs à être compatibles à la fois avec du code 32 et 64 bits grâce à la technologie EM64T.
Cette compatibilité a été initiée par AMD avec ses processeurs Opteron et Athlon 64 utilisant la fameuse architecture x86-64.
Intel suit le chemin tracé par AMD, principalement car le 64 bit arrivera prochainement dans les PC grand publics à travers les systèmes d'exploitation comme Windows 64 bits, entres autres.
Jusque-là, Intel ne livrait que des processeurs soit exclusivement 32 bits (avec architecture x86), soit 64 bits comme les Itanium (avec architecture IA64 qui ne pouvait émuler qu'avec des performances médiocres le 32 bit).
Les Xeon DP "Nocona" apporteront d'autres améliorations que le 64 bits au niveau micro-architecture par rapport aux Xeon actuels.
Tout d'abord, le cache L1 des "Nocona" sera deux fois plus important qu'auparavant avec 16 Ko. Le cache de niveau 2 passera, lui, de 512 Ko à 1 Mo.
Le cache de ces Xeon benéficiera également des améliorations de prédiction de branche (algorithmes permettant une plus grande efficacité du très long pipeline du processeur) apportées par le core Prescott du Pentium 4.
Les "Nocona" intègreront un Trace Cache de 16 000 µOps contre 12 000 µOps pour leurs prédécesseurs et pourront utiliser les extensions SSE3.
Enfin, ces nouveaux Xeon bénéficieront d'un Hyper Threading amélioré et d'un bus de 800 MHz (200 MHz réels Quad Pumped ) contre 533 ou 400 MHz pour les actuels Xeon.
Intel devrait également lancer lundi prochain son chipset E7225 (nom de code "Tumwater") pour stations de travails bi-Xeon.
Ce nouveau chipset devrait apporter la gestion du port PCI Express x16 et de la mémoire DDR2 en bi-canal.
Le chipset pour serveurs "Lindenhurst" devrait, quant à lui, être disponible au troisième trimestre prochain.
Plusieurs grands spécialistes mondiaux des stations de travails devraient proposer prochainement des configurations basées sur le nouveau Xeon DP avec technologie EM64T d'Intel, citons parmi eux Dell, HP et IBM.
Il semblerait que le lancement officiel de ces CPU, jusque là connu sous le nom de code "Nocona" (voir notre actualité du 18 février dernier), serait effectué lundi 28 juin.
Ces CPU représentent une évolution assez importante, sachant qu'ils seront les premiers processeurs du géant des semi-conducteurs à être compatibles à la fois avec du code 32 et 64 bits grâce à la technologie EM64T.
Cette compatibilité a été initiée par AMD avec ses processeurs Opteron et Athlon 64 utilisant la fameuse architecture x86-64.
Intel suit le chemin tracé par AMD, principalement car le 64 bit arrivera prochainement dans les PC grand publics à travers les systèmes d'exploitation comme Windows 64 bits, entres autres.
Jusque-là, Intel ne livrait que des processeurs soit exclusivement 32 bits (avec architecture x86), soit 64 bits comme les Itanium (avec architecture IA64 qui ne pouvait émuler qu'avec des performances médiocres le 32 bit).
Les Xeon DP "Nocona" apporteront d'autres améliorations que le 64 bits au niveau micro-architecture par rapport aux Xeon actuels.
Tout d'abord, le cache L1 des "Nocona" sera deux fois plus important qu'auparavant avec 16 Ko. Le cache de niveau 2 passera, lui, de 512 Ko à 1 Mo.
Le cache de ces Xeon benéficiera également des améliorations de prédiction de branche (algorithmes permettant une plus grande efficacité du très long pipeline du processeur) apportées par le core Prescott du Pentium 4.
Les "Nocona" intègreront un Trace Cache de 16 000 µOps contre 12 000 µOps pour leurs prédécesseurs et pourront utiliser les extensions SSE3.
Enfin, ces nouveaux Xeon bénéficieront d'un Hyper Threading amélioré et d'un bus de 800 MHz (200 MHz réels Quad Pumped ) contre 533 ou 400 MHz pour les actuels Xeon.
Intel devrait également lancer lundi prochain son chipset E7225 (nom de code "Tumwater") pour stations de travails bi-Xeon.
Ce nouveau chipset devrait apporter la gestion du port PCI Express x16 et de la mémoire DDR2 en bi-canal.
Le chipset pour serveurs "Lindenhurst" devrait, quant à lui, être disponible au troisième trimestre prochain.
Plusieurs grands spécialistes mondiaux des stations de travails devraient proposer prochainement des configurations basées sur le nouveau Xeon DP avec technologie EM64T d'Intel, citons parmi eux Dell, HP et IBM.
-
Actualité précédente
L'Asta contre les zombies spammeurs -
Actualité suivante
Le dégroupage en France
Publicité
Publicité

Personne n'a d'info concernant la longueur du pipeline? Ils ont repris le core du Prescott ou fait évoluer celui du P4?
pipeline de 31 étages