Plus d'informations sur le dual-core d'AMD
Via notre confrère News.com, AMD vient de divulguer quelques détails intéressants sur son projet de processeur multi-core, c'est à dire intégrant deux processeurs en un (pour schématiser à l'extrême), ces processeurs devant arriver durant l'été 2005 pour les serveurs, et fin de l'année 2005 pour les versions pour ordinateurs de bureau.Les gains de performance ne devraient pas atteindre ceux obtenus en utilisant deux processeurs "mono-core". En effet, pour des raisons de surchauffe compréhensibles, les processeurs dual-core seront cadencés à des fréquences de fonctionnement inférieures. C'est ainsi que le gain de performances, devrait atteindre 30 à 55% "seulement".
Point de vue technique, les deux cores intégreront chacun 1 Mo de cache L2 - expliquant à lui seul une bonne partie du problème de surchauffe -, et intégreront 205 millions de transistors (pour une consommation de 95 Watts), soit presque deux fois plus de transistors que les Opteron actuel, logique. Gravés à l'aide de la technologie de gravure 0.09µ, les dual-core devraient être environ aussi encombrants que les Opteron actuel, mono-core et gravés en 0.13µ. Le dual-core ne devrait pas être les seules améliorations de ces processeurs, qui devraient intégrer une prédiction de branchements améliorée. En deux mots et en schématisant, la prédiction de branchements est la technique qui permet au processeur de "deviner" ce que l'on va lui demander par la suite. Un meilleur taux de réussite permet donc au processeur de ne pas travailler pour rien.
Enfin et dernière nouveauté, 10 des 13 instructions SSE3 devraient être gérées.
5
Commentaires
Cegetel se lance dans la VoIP
- Test du Scythe NCU-2000
- Les meilleurs drivers ForceWare sur 3DMark05
- Du neuf dans nos meilleures configurations !
- ISA : le firewall de Microsoft
- Microsoft : Monad est il sûr ?
- Doom 3 sous Linux
- Athlon 64 4000+, et baisse de prix le 15 ?
- Des résultats en baisse pour AMD
- Le Sempron 3100+, un processeur économe ?
Liens commerciaux
Autres catégories :
Publicité
Dernières actus
A voir aussi
Actus et dossiers





cadencé moins vite..
vu ce matin sur pcinpact un graf avec la conso, les 0.09µ consomait moins en basse fréquence que les 0.13 mais plus en haute...
Pourquoi seulement "10 des 13 instructions SSE3 devraient être gérées" ??? Contrainte d'Intel ???
Quid de la compatibilité avec les cartes mère / chipset actuels S939 ?
Pourquoi seulement "10 des 13 instructions SSE3 devraient être gérées" ??? Contrainte d'Intel ???
disons plutôt que les trois autres doivent concerner l'hyperthreading il me semble?
PNI :
- FISTTP (Conversion d'un flottant vers un entier)
- ADDSUBPD / ADDSUBPS (Addition en calcul vertical)
- MOVDDUP / MOVSHDUP / MOVSLDUP (Duplication)
- LDDQU (Chargement de données non-alignées sur 128 bits)
- HADDPD / HADDPS / HSUBPD / HSUBPS (Addition / soustraction horizontale)
- MONITOR / MWAIT (Contrôleur des threads pour l'HT)
http://www.x86-secret.com/articles [...] /p4e-5.htm