Roadmap Intel ou résumé de l'IDF

Nous avons récemment publié un article sur Intel et son nouveau label: le VIIV où nous vous parlions de notions pour le moins difficiles, telles que la «non-ambigüité de mémoire» et le silence du géant de Santa Clara ne facilitait pas la chose.

Le site CoolTechZone a réussi à s’entretenir avec le numéro un du semi-conducteur, pour nous en apprendre un peu plus sur les futures architectures Intel. Si vous avez suivi un minimum la presse informatique, vous savez qu’Intel lance une nouvelle étiquette pour ses processeurs. Fini les Mégahertz, on parle de Performance/Watt. Ce concept n’est pas nouveau. NVIDIA se concentre déjà depuis longtemps sur une telle formule pour évaluer les performances de leurs chips graphiques, même si cela se faisait, jusqu'à aujourd'hui, de façon discrète. AMD a aussi commencé à utiliser ce ratio bien avant les annonces d’Intel. Par exemple, les processeurs Turions sont nommés selon la formule Watt/Performance (bonnet blanc, blanc bonnet). Par exemple, pour le Turion MT-32, la lettre M veut dire «Mobile», la lettre d’après varie. Plus elle se rapproche du Z, plus le processeur est considéré comme mobile (il consomme donc moins d’électricité). Enfin, le nombre après le tiret correspond à un niveau de performance donné par AMD.

CE QU'INTEL A TENU A REDIRE...

• Les futurs processeurs supporteront la gestion «non-ordonnée des instructions»

La nouvelle architecture présentée par Intel ces dernières semaines va d’abord donner naissance à trois processeurs. Le Conroe, pour les ordinateurs de bureau, le Memrom pour les ordinateurs portables et le Woodcrest pour les serveurs. Tous double-cœurs et gravés en 65 nm, ils supportent tous la gestion non-ordonnée des instructions (Out of Order Instruction), contrairement à ce que certaines rumeurs laissaient entendre. Mais que cela signifie-t-il ?

Les processeurs devaient originellement suivre un ordre précis lorsqu’ils traitaient une série d’instructions. Néanmoins lorsqu'ils rencontraient une dépendance, il arrivait qu'ils ne soient pas exploités au meilleur de leurs capacités. En effet, imaginons un CPU qui attend le résultat d’une multiplication, car ce produit doit ensuite être ajouté à un autre chiffre afin de trouver le résultat final (Y=32*15; X=Y+4). La somme que l’ordinateur cherche dépend de la multiplication et il ne peut pas continuer tant qu’il ne l’a pas faite. Un processeur est un élément complexe qui dispose de plusieurs unités capables d'exécuter les mêmes instructions. C'est, en gros, le principe de l'architecture super-scallaire.

Toujours dans notre exemple, imaginons un processeur ayant deux unités d’exécutions et donc capable de faire deux calculs à la fois. Pourquoi la deuxième unité devrait-elle se tourner les pouces simplement parce que la première attend toujours le résultat de la multiplication ? Le problème, c’est que les instructions ont un ordre et que les prochaines opérations ne peuvent être exécutées qu’une fois multiplication trouvée. L'avantage de la gestion non-ordonnées des instructions, c'est de pouvoir déterminer si des instructions sont interdépendantes et s'il y a lieu de calculer en parallele l'instruction suivante. Dans ce cas, le processeur ne va plus forcément respecter l’ordre dans lequel il doit traiter les données afin de pouvoir exécuter plusieurs instructions indépendantes en même temps. La nouvelle architecture Intel sera capable de gérer jusqu'à 4 instructions à la fois, alors que la Netburst n'en gère que 3 actuellement.

• Le principe de la «non-ambigüité de mémoire»

Intel explique aussi que les processeurs issus de la nouvelle architecture, vont pouvoir spéculer les instructions qui pourront faire l’objet d’une gestion non-ordonnée avant que leur ordre soit indiqué par le programme. Le processeur va ainsi determiner les dépendances grâce à certains algorithmes, et prédire les résultats qu'il a besoin pour commencer leur execution. Si la prédiction est bonne, l’exécution de l'instruction demandera moins de cycles de temps. Par contre, les pénalités en cas d'erreurs pourraient coûter cher, puisqu'il faut recharger les instructions dépendantes et recommencer. Sachant qu'à terme cette technologie sera incluse dans les ordinateurs portables, on peut se demander de ce qu'il adviendra de la batterie.

C'EST QU'IL A CONFIANCE EN L'AVENIR

• Les futurs processeurs auront un pipeline plus petit

Intel a annoncé qu’il allait produire des processeurs avec «seulement» 14 étages de pipeline. A titre de comparaison, le Pentium 4 en a 31. Cette décision n’est pas anodine et cela fait longtemps que les chercheurs prônent les bienfaits d’une telle réduction alors que d'autres la contestent. Pipeline, en anglais, veut dire tuyaux. Dans notre exemple précédent, il faut savoir que la multiplication va être chargée dans un pipeline pour ensuite être calculée et ressortir transformée puisque résolue. En schématisant, plus un pipeline a d’étages, plus il est constitué d’unités lui permettant de résoudre une opération complexe sans que l’instruction ait besoin de repasser dans le pipeline pour être traitée. Plus un pipeline est long, plus il peut monter en fréquence, mais plus il consommera d’électricité. Plus un pipeline est court, plus la consommation électrique sera faible. Le problème est que le signal qui traverse le processeur devra faire plus de chemin pour aller d'un point à un autre, car les étages dont il aura besoin pour être traité ne seront plus regroupés (comme avec un pipeline long) mais dispersés. Intel a néanmoins prévu des parades afin d’éviter que ce ralentissement de la montée en fréquence ne soit pénalisant. Il mis, sur ces algorithmes de prédiction, mais pas seulement.

• Une meilleure gestion des caches

L’un des problèmes avec les processeurs double-cœurs, est la communication entre leurs caches de niveau 1. Aujourd’hui, si le Cœur 0 a besoin d’une information qui se trouve dans le cache L1 du Cœur 1, il ne pourra pas y accéder et devra la chercher dans la mémoire et la mettre dans son cache L1 avant de pouvoir l’utiliser. Cela est dû à la structure même du cache de premier niveau qui est très liée au processeur. Néanmoins, Intel assure que ses prochains CPU auront des caches L1 et L2, pouvant communiquer entre eux. En pratique, Intel partagera le cache L2 entre les deux cœurs et améliorera la bande passante afin d’optimiser les communications entre les niveaux de cache.

LES AUTRES PROJETS D'INTEL

Intel a annoncé la sortie du deux versions du Conroe pour le second semestre 2006, l’un équipé de 2 Mo et l’autre de 4 Mo de cache L2. L’avenir pour Intel se résume au multi-cœur et la firme de Santa Clara va même jusqu'à affirmer qu’elle ne s’arrêtera pas en si bon chemin, puisqu'elle envisage un quad-cœur (processeur à quatre cœurs). D’ici là, comment règleront-ils leurs problèmes de consommation électriques? Mystères et boules de gommes!