Une fuite sur les futurs Xeon Haswell

Le forum ChipHell a publié des images qui semblent provenir d’Intel et qui donnent des informations sur les Haswell-EN et Haswell-EP, les prochaines puces pour serveur qui seront gravées en 22 nm et succèderont aux Ivy Bridge. Selon les informations contenues dans ces documents, les puces auraient dix à quatorze cores pour un cache total de 35 Mo, soit 2,5 Mo par core.

Le Haswell-EP disposerait d’un contrôleur mémoire DDR4 quatre canaux et serait compatible avec des taux de transferts pouvant atteindre 2 133 MT/s. On trouve aussi deux canaux QPI et 40 lignes PCI-Express 3.0. Le Haswell-EN serait identique, mais disposerait de seulement 24 lignes PC-Express 3.0. Les deux processeurs disposeront de l’HyperThreading et du Turbo Boost. Ils intègreront aussi un régulateur de tension et seront compatibles avec les instructions AVX 2.0, qui seraient renommées Haswell New Instruction. Enfin, la fuite parle aussi d’un chipset C610 répondant au nom de code Wellsburg et destiné au Haswell-EP. Il apporterait 10 ports SATA 6Gb/s, du PCI-Express 2.0, 8 ports USB 2.0 et 6 ports USB 3.0. Il serait contenu dans un package de 25 mm x 25 mm et demanderait 7 W.