ISSCC : retour sur le Power6 et le Power de P.A. Semi

À l’ISSCC (International Solid-State Circuits Conference), un salon qui se tient pour le moment à San Francisco, on en apprend un peu plus sur les processeurs de la famille Power, le Power6 d’IBM et le P6T de P.A. Semi.

Le Power6 d’IBM

Le Power6 d’IBM va succéder au Power5+. Gravé en 65 nm SOI, il fonctionnera à des fréquences de l’ordre de 5 Ghz et contient 790 millions de transistors. Ce processeur dual core propose (par core) deux unités de calcul pour les entiers, deux unités pour le calcul en virgule flottante (la fameuse FPU), une unité VMX (appelée aussi Altivec, une unité SIMD) et une unité "decimal floating point". Cette nouvelle unité de calcul, dédiée aux calculs sur les décimaux codés en binaire, permet d’accélérer entre 2 et 7 x les calculs par rapport à l’implémentation logicielle habituelle. Au niveau des caches, on a 2 x 64 Ko de cache de niveau 1, 4 Mo de cache de niveau 2 par core, avec une interconnexion rapide, et un cache de niveau 3 optionnel (jusque 32 Mo).

Le PA6T de P.A. Semi

On en apprend un peu plus sur la façon dont le PA6T consomme si peu (25 W à 2 Ghz). Tous les composants du processeur (le cache L1, le cache L2, le contrôleur mémoire, les deux cores, etc.) ont chacun une fréquence et une tension indépendante. Chaque partie peut donc être placée en veille, ou réduire sa fréquence et sa consommation si elle est peu sollicitée. Chaque core (de 21 millions de transistors) comprend deux unités de calcul pour les entiers et une unité FPU. De plus, on retrouve 4 unités SIMD par core (les unités SIMD, Single Instruction Multiple Data, qui permettent de traiter plusieurs informations en parallèle avec une seule instruction). Il est équipé d’un cache de niveau de 2 Mo, partagé entre les 2 cores.