Nano vs Atom vs Athlon : la guerre des Watts
Nous avons comparé l'Atom 230 d'Intel, le Nano L2100 de VIA afin de savoir quel processeur était le plus performant pour des machines très économes en énergie. VIA promet des performances exceptionnelles. Est-ce assez pour battre l'Atom ? Lire la suite
- AMD casse les prix ?
- L’aspirateur USB
- Vers des PC portables équipés d'un Conroe
- Mise à jour de la roadmap ATI
- AMD revend des processeurs Efficeon
- 2007 : Le futur du Turion
- Torrenza : le coprocesseur à la sauce Opteron
- Plus de détails sur l'architecture K8L
- AMD : 45 nm prévu pour mi-2008
- AMD sur le point de présenter sa plate-forme 4X4
Intel et son nouveau transistor à 3 grilles
Source: Presence PC – Catégorie : Processeurs 37 commentaires
IntelIntel est le premier fabricant mondial de microprocesseurs pour ordinateurs. Le terme Intel est issu de la contraction de « Integrated Electronics »).... vient de faire la démonstration de nouveaux transistors CMOSComplementary Metal Oxyde Silicon, c’est une technologie de capteur très similaire et toutefois plus économique que le CCD, tant à la fabrication qu’e... à 3 grilles dont la singularité et d’utiliser à la fois des diélectriques de grilles high-k, des électrodes de grille métallique, et le strained silicon.
En effet, Intel avait pour rappel déjà annoncé le premier transistorComposant électronique de la catégorie des semi-conducteurs qui joue un rôle fondamental dans les circuits logiques ou l’amplification et qui est à la... à 3 grilles en septembre 2002. Puis, le géant à ensuite expérimenté les 3 éléments améliorés séparément, avant d’annoncer aujourd’hui leur réunification et leur intégration. Le but ? Réduire la consommation des transistors, à la fois en diminuant les courants de fuite mais également les besoins en courant dynamique.
Géométrie : se rapprocher d’une grille circulaire
La première amélioration du transistor à 3 grilles sur le transistor planaire traditionnel réside dans sa géométrie : le transport du courant dans une fine couche supérieur est en effet problématique dans la mesure où il favorise les courants de fuite vers le substrat lorsque le transistor est en position fermé.

Ce problème est de plus en plus critique avec la réduction de la taille de la grille (à chaque amélioration de la finesse de gravure donc). A l’inverse, un transistor idéal disposerait d’une grille entourant complètement le canal source-drain à la manière d’une gaine :

Sans arriver jusque là, le transistor à 3 grilles améliore la situation en entourant, comme son nom l’indique, 3 des 4 côtés du canal, via une grille par côté. Gain : moins de courants de fuite.

La photo de ce transistor est encore plus parlante et permet très nettement de voir les 3 côtés couverts.

Optimiser davantage : High-k et strained silicon
Comme cette géométrie seule n’est pas suffisante afin de réduire la consommation, Intel utilise des diélectriques high-k au niveau de l’isolant de grille, ainsi que des grilles métalliques au lieu de polysilicium (gains : fréquences plus élevées et moins d’énergie gaspillée). L’addition de strained silicon (étirement des atomes de silicium sur les transistors NMOS et resserrement dans le cas des transistors PMOS) permet enfin de gagner en mobilité et donc en performances (gains : diminution de la puissance dynamique et fréquences plus élevées).

Des chiffres
Comme toujours ces améliorations peuvent être utilisées soit dans le sens d’une consommation plus faible, ou de fréquences plus élevées : comparé aux transistors 0.065µ d’Intel, ce dernier avance une augmentation de vitesse de 45 % ou une réduction des courants de fuite d’un facteur de 50. A fréquence équivalente, il parle également d’une réduction de la consommation totale de 35 %. Petit bémol toutefois : Intel ne pense pas pouvoir les intégrer avant le passage à une finesse de gravure de 0.032µ au mieux, soit en 2009.
Réagissez ! Retour à la liste des news
- 30 000 comptes WoW fermés
- Sélection de produits : les lauréats de la semaine
- Intel et son nouveau transistor à 3 grilles
- Le pont ATI CrossFire
- La batterie qui se recharge en quelques secondes
- La nouvelle carte graphique actualisable de MSI
- 1 / 2
- Suivante
-
| a écrit : Petite correction : en francais, "gate" se dit "grille" et pas "porte", quand on parle de transistors |
ouai peut etre mais bon un novice ne fera pas la différence
c'est sur que ca se voit quand on a étudié les transistors.
sinon je me demande juste comment ils peuvent dire que ca fait des transistors à 3 grilles alors que ce n'est qu'une grille mais qui entoure 3 coté de la partie échange drain-source.
j'aurais aimé savoir les temps de basculement de tel transistor. Si tu avais quelques caractéristiques techniques
Sci finder, il y a que ca de vrai ![]()
Attention, c'est du technique et peut-etre hors sujet, j'ai vaguement lu.
http://hfr.parois.net/presencepc.pdf
| a écrit : grille ou base mais pas porte. |
Base, c'est pour les transistors bipolaires, pas pour les transistors MOS
Sinon, la diminution de la consommation est permise par les dielectriques high-k, parce que les 3 grilles auraient tendance a la faire augmenter (+ de surface de grille = + de courant de commutation et + de fuites).
Et je plussoie, bon article
| athon99 a écrit : J'aimerai déjà avoir ces transistors sous la main pour remplacer les MOSFET actuels. Ils sont déjà bons, mais pas autant que ceux de nos CPU. |
Pas compris.
| fiumorbo a écrit : caabale ingénieur électronicien ? |
Oui, d'ailleurs, tout ce que j'ai dit, c'est de memoire, parce que maintenant, je fais du numerique, et je touche pas aux transistors
| a écrit : Base, c'est pour les transistors bipolaires, pas pour les transistors MOS |
pas uniquement par le high-k, le fait d'entourer le canal fait que le courant est mieux "contenu".
n'empêche du 3-gates sur SOI ca doit bien roxer, parce que le SiO2 evite que le courant se barre dans le bulk et que les deux faces laterales de la grille "retiennent" prisonnier lateralement le courant.
ca serait d'ailleurs interessant que SOITEC soient capable d'utiliser ce même dielectriques high-k pour la couche d'isolation du SOI, plutôt que du SiO2
Mais niveau process ca doit être bcp plus chaud quand même
| a écrit : souviens toi ces passionants sense amplifiers en techno SOI |
Oué, binome !
![[:tequila] [:tequila]](http://img.infos-du-net.com/forum/images/perso/tequila.gif)
| a écrit : n'empêche va bientôt falloir sortir des softs EDA qui gèrent la 3D |
Va falloir des X900XT ? Sinon, vous gerer deja la 3D, pour l'extraction de parasitics, non ?
| a écrit : il est d'accord avec toi |
Ah d'accord, c'etait ca, les abbreviations
![[:matleflou] [:matleflou]](http://img.infos-du-net.com/forum/images/perso/matleflou.gif)
| a écrit : pas uniquement par le high-k, le fait d'entourer le canal fait que le courant est mieux "contenu". |
Mmh, ah ouais, pas con, en fait...
| a écrit : Cela n'existe pas déjà les sandwich Si,SiO2, low µ, Poly Si ? |
C'est aussi que le silicium, c'est du sable, et que le sable, y en a beaucoup. Contrairement aux autre semi-conducteurs (style si tu voulais remplacer toutes les puces silicium du monde par de l'AsGa, bin, y aurait pas assez d'arsenic ou gallium)
non, ce n'est pas un problème de prix. C'est avant tout un problème téchnologique. Il n'existe aucun autre matériau avec lequel il est possible de faire des transistors CMOS.
Le principe de la grille est d'injecter des charges au dessus, sans qu'elle puisse passer (comme dans le bipolair). C'est possible grace à la couche d'isolant mais aussi parce que l'interface bulk/isolant est super clean. Car l'isolant est du SiO2 qui croit sur le Si, dans tous les autres cas, il faut déposer l'isolant sur l'AsGa, l'InP ou autre. Et dans ce cas, il existe toujours des défauts qui piège les charges et qui fait que cela marche mal (fuite de courant, etc...)
- 1 / 2
- Suivante
-




article vraiment interessant

Même si la perspective de 2009 (soit 2010-2011 dans nos machines) me semble loin c'est vraiment cool . Peut être que la barre des 4ghz va considérablement tomber
si c'est le cas, j'attends de voir la riposte d'AMD