Se connecter avec
S'enregistrer | Connectez-vous

Intel : Haswell va gérer la mémoire transactionelle

Dernière réponse : dans Les news : vos réactions
Lassé par la pub ? Créez un compte

Citation :
Au final, reste à voir si les instructions seront adoptées : il faut que les compilateurs suivent, tout comme les développeurs. Et il n'est pas sûr qu'AMD propose des instructions compatibles dans ses futures puces...

En clair, ils vont nous refaire le coup du SSE4.x (Intel) / SSE4a (AMD). Des jeux d'instructions incompatibles qui ne sont toujours pas ou peu exploitées pour n'être au final que des arguments marketing passés (tiens, ça me rappelle le MMX et le 3Dnow!). D'ailleurs, quid du "SSE5" (ou du moins ce qu'il en reste) qu'AMD a essayé de nous "vendre" avec son Bulldozer ? Encore un jeu qui ne servira (probablement) pas.
Lassé par la pub ? Créez un compte