La GDDR4 est à prendre comme une simple évolution de la GDDR3, destinée à monter en fréquence. Pour se faire, la dissipation et donc la consommation a en effet été abaissée d’environ 30 % à fréquence identique, la GDDR4 ayant une tension nominale de 1.5 V (celle de la X1950 XTX étant toutefois poussée à 1.9 V afin d’atteindre la fréquence visée). Le principe essentiel est le suivant : la quantité de données transférée à chaque cycle passe à 8 ce qui permet de diviser par deux la fréquence des cellules mémoires. Comme lors du passage de la SDRAM à la DDR-SDRAM, puis à la DDR 2. C’est principalement cette diminution de fréquence qui permet d’ailleurs la réduction de la consommation.
Outre la réduction de la capacitance d’entrée, la consommation est également réduite via une astuce intéressante – et que l’on retrouve dans de nombreux domaines d’architecture en informatique –, l’introduction du DBI (Data Bus Inversion). Au niveau le plus bas, la transmission des données informatiques se fait toujours en binaire (via des "0" et des "1" logiques donc) ; or dans le cas de la mémoire, seul le codage d’un 0 nécessite l’établissement d’une différence de potentiel, et consomme donc de l’énergie. Celui d’un 1 n’en consomme pas. La règle de codage évolue donc avec la GDDR4 : désormais, dès qu’une suite de plus de quatre 0 consécutifs doit être transmise, ceux-ci sont transformés en quatre 1, et le bit du DBI est placé à 1 afin de faire la différence avec quatre 1 originels. Par exemple, un octet original de 0000 0000 sera codé en 1111 1111 avec le DBI à 1, alors qu’une donnée originale 0001 1111 sera codée comme telle, le DBI restant alors à 0. Résultat : le 0 n’est plus codé que dans une minorité de cas, et la consommation diminue.
Enfin, les puces de GDDR4 utilisant moitié moins de pins pour la transmission d’adresses que la GDDR3, les pins restantes peuvent être utilisées pour la masse et la tension, permettant un gain en fréquence en plus de la légère réduction de consommation induite pour la transmission d’adresses.
Résultat : la fréquence finale équivalente passe de 775 MHz à 1 GHz, soit une augmentation de 29 % de bande passante, pour un coût supplémentaire d’environ 30 %, Hynix venant heureusement faire concurrence à Samsung. Côté latence cependant, pas de miracle : on perd un cycle (on passerait ainsi de 5 cycles à 6), ce qui était prévisible mais ne devrait pas porter à conséquence, celle-ci restant dans la plage pour laquelle les X1800/1900 ont été conçus. D’autant que la topologie du bus mémoire en anneaux ne permet pas de faire des miracles à ce niveau, même si deux anneaux sont présents. Pour l’avenir, sachez que la deuxième génération de GDDR4 est prévue pour atteindre 1.25 GHz.