IDF 2006 : dernier jour (supercalculateurs, Viiv, quad-core)

Comment atteindre une puissance de calcul de l’ordre du petaflops avec les supercalculateurs ? Tel fut finalement le thème de cette première conférence de cette dernière journée d’IDF.

Même s’il a déjà été évoqué plusieurs fois, notamment lors de la toute première journée, le point de vue plus pratique abordé ici nous permet une première approche de l’industrie et des problématiques des supercalculateurs, ces ordinateurs utilisés afin d’effectuer de complexes simulation météorologiques, physiques, etc.

Premier problème à résoudre afin de mettre au point un supercalculateur petaflops : coupler la puissance d’un très grand nombre de processeurs. Mais quel type de cores intégrer dans les processeurs massivement multi-cores qui vont être disponibles dans le futur ? Pour un quota de transistors donnés, devrait-on plutôt opter pour un processeur composé d’un faible nombre de gros cores ou bien d’un très grand nombre de petits cores ? En reprenant un exemple théorique dans lequel ce quota de transistors permet de caser au choix 12 gros cores, 48 cores moyens ou 144 petits cores, Stephen Pawlowsky nous apprend que dans le cadre d’une application parfaitement parallélisée, c’est bien le surnombre de petits cores qui permet en théorie d’obtenir la plus grande puissance de calcul globale. Essentiellement parce que la surface d’un die et le nombre de transistors peut diminuer bien plus rapidement que la puissance de calcul du processeur résultant :

Cette théorie présuppose cependant une communication parfaite entre chaque core. L’efficacité de cette communication dépend en fait largement de la topologie d’interconnexion, comme nous avons vu lors de la toute première journée. Du point de vu de la performance uniquement, c’est le crossbar (connexions directes de chaque core avec tous les autres) qui est le plus intéressant, ne faisant aucun compromis et minimisant les délais. Sauf que cette approche ferrait exploser la consommation et la dissipation du processeur résultant. Tout dépend donc du compromis qui est à réaliser, la meilleure topologie dépendant par ailleurs du nombre de cores du processeur.

Autre problème : l’alimentation en données de chaque core. Principale contrainte : conserver le ratio bande passante mémoire / flop avec les prochains supercalculateurs, sous peine de priver le processeur en données, et gâcher donc du temps CPU. Sur ce point, Pawlowsky a confirmé que l’approche de l’empilement d’une puce mémoire sous le die du processeur (memory stacking) était la plus prometteuse, et une aubaine face à l’importance de cette problématique sur les multi-cores.