Les difficultés liées à la maîtrise de finesses de gravure de plus en plus petites et des courants de fuite de plus en plus importants ne sont pas spécifiques aux processeurs pour PC. C’est d’autant plus vrai dans le monde mobile où le respect du TDP et la maîtrise de la consommation se rajoutent à l’équation. Ainsi lors du passage au .09µ, le Pentium M est passé d’une fréquence maximum de 1.7 GHz (Banias) à 2.26 GHz (Dothan 533), ce qui est assez timide. Bien sûr, cela ne tient pas compte de l’augmentation de performance liée au doublement du cache et de l’amélioration de son pre-fetch. Mais il est pourtant à noter que la marge d’overclocking du Dothan reste importante, surtout après augmentation du voltage, ce qu’il faut toutefois éviter à tout prix dans un portable.

Comme dans le monde desktop, la solution choisie par Intel pour augmenter les performances avec son Napa consiste donc à passer au dual-core. C’est également une question de cohérence, puisqu’il aurait été particulièrement maladroit d’inciter les développeurs à la programmation multi-thread tout en maintenant des processeurs single-core (et ne supportant par l’Hyperthreading !) dans les portables, ces derniers étant de plus en plus populaires et remplaçant carrément le PC dans certains cas.

La similitude avec la migration des Pentium 4 vers les Pentium D s’arrête toutefois là. En fait, le Yonah rappelle vraiment l’expression "Dual-core done right" (le dual-core correctement réalisé) utilisée par certains départements marketing dans d’autres domaines.

Process

Premier élément, Intel a cette fois attendu de maîtriser un nouveau process, le P1264 introduisant le .065µ, afin de ne pas avoir à réduire la taille du cache L2 ou augmenter significativement la consommation ou encore le prix.

Ce P1264 introduit notamment une longueur de grille de 35 nm pour les transistors, qui reste donc plus petite que les autres éléments (comme c’est de plus en plus le cas depuis le .25µ) afin de réduire la consommation. En particulier, la capacitance de la grille a été réduite de 20 %.

Deuxième point, le strained silicon, cette optimisation permettant également de réduire la puissance dynamique (ie. effectivement utilisée) consommée par le processeur, passe à la deuxième génération. Ainsi si l’oxyde de grille reste à 1,2 nm, les canaux des transistors sont réduits de 15 %.

Les bénéfices de cette réduction sont de 2 types, et concernent le compromis entre courants de fuite (notés I off sur les schémas ci-dessous) et courants de commande (notés I on). Soit le nouveau process est utilisé afin d’augmenter le courant de commande de 15 % tout en conservant les courants de fuite à un niveau identique à l’ancien process, permettant une augmentation de la fréquence, soit au contraire le courant de commande est laissé à l’identique, permettant alors une réduction des courants de fuite allant jusqu’à 5x selon Intel (soit 30 % de réduction des courants de fuite à l’échelle du processeur) !

Bien évidemment, c’est ce dernier cadre qui est principalement utilisé pour le Yonah puisque c’est celui qui permet de diminuer la consommation, la fréquence n’étant pas l’objectif.

Côté capacités de production enfin, actuellement, les wafers de .065µ sont produits en volume et en 300 mm dans deux usines (D1D dans l’Oregon et Fab12 en Arizona), qui devraient être rejoint par la Fab 24 (Irlande) dès le premier trimestre 2006. A noter également qu’Intel n’utilise toujours pas le fameux SOI qui s’est pourtant révélé particulièrement efficace afin de réduire les courants de fuite pour AMD. Officiellement, Intel annonçait jusqu’alors que l’implémentation actuelle de cette technique était trop coûteuse pour les résultats obtenus (n’étant efficace que sur certains courants de fuite) et qu’il ne l’implémenterait qu’en version "fully depleted", si cela est jugé nécessaire dans le futur.