Il existe différente manière de concevoir un processeur dual-core, l’efficacité maximale en cas d’application multithreadée étant proportionnelle à la complexité de l’implémentation et au temps de conception. Le premier niveau, le plus simple, correspond au Pentium D. Tout est dupliqué : le core d’exécution et le cache (ainsi que le die dans le cas du Presler), et la seule manière pour un core d’accéder aux données traitées par le second est de repasser par un bus externe off-die, le FSB, qui n’est pourtant conçu que pour les échanges CPU <=> chipset. Du coup, la bande passante réellement utilisable entre le CPU et le chipset diminue, alors que la latence de communication entre les deux cores est élevée. Or c’est justement une bonne communication inter-cores qui garantit l’efficacité d’un processeur multi-core.

L’Athlon 64 X2 d’AMD représente le second niveau. La particularité vient ici de l’intégration du contrôleur mémoire, qui subsiste (il n’est pas dupliqué). En revanche, les deux cores le sont entièrement, que cela soit au niveau des unités de calcul que du cache. En guise d’entonnoir entre ces deux éléments, AMD a placé une file, la System Request Queue, sur laquelle chaque core place ses requêtes. En cas de communication intercores, la transmission est immédiate et se fait on-die, à la fréquence du CPU (et non du FSB).

Sans parler de la bande passante mémoire qui reste identique malgré un doublement de la puissance disponible, cette conception bien que très efficace n’a pas été conçu avec la contrainte de consommation en tête comme nous allons le voir, et c’est ce qui pourrait amener le principal défaut du futur Turion dual-core face au Yonah.

Le Yonah représente donc la troisième étape, dans la mesure où il n’y a plus que le core d’exécution qui est cette fois dupliqué : il n’y a qu’un seul cache, qui est partagé via un bus entre les deux cores. L’intérêt de ce Smart Cache par rapport à la solution d’AMD ne s’apprécie que dans le cadre d’une utilisation mobile, puisqu’au final le Yonah ne dispose que de 2 Mo de cache comme le Dothan.

Sa principale particularité est donc d’être découplé par rapport aux deux cores. Ainsi, lorsqu’un core est désactivé (parce qu’il est inutile ou parce qu’il consommerait trop), il est possible d’allouer la totalité de ce cache au core restant.

Le deuxième avantage évident est qu’en cas d’activation des deux cores, l’allocation dynamique du cache permet d’améliorer les performances : si un core effectue un travail lourd faisait appel à beaucoup de données alors que le second s’occupe simplement d’une tâche légère, le premier se verra alloué la majeure partie du cache.

En outre, lors d’une communication inter-core, la latence est encore plus réduite que dans le cas d’un Athlon 64 X2 puisque chaque core accède directement au même cache. Sans parler du problème de cohérence entre caches qui disparaît, réduisant ce besoin de communications entre les cores. Il est toutefois à noter que les deux cores ne peuvent accéder en même temps au cache, mais alternativement seulement, via un bus d’accès partagé. Afin de contrecarrer ce problème, un Bandwidth Adaptation Buffer permet par exemple de lire une donnée sur une ligne du cache L2 en seulement 2 cycles, contre 4 pour le Dothan. La bande passante est donc maintenue, bien que le temps d’accès ait été diminué (sans qu’Intel ait pu nous fournir de détails au sujet de ce BAF).

Notez enfin que tout ceci explique par ailleurs un chiffre record, puisque le Yonah ne fait que 152 millions de transistors, à comparer aux 140 millions du Dothan ! La surface est tout aussi impressionnante puisqu’on parle de 90 mm², ce qui est là encore très comparable aux 84 mm² du Dothan.

Performances du cache

Nous avons tout d’abord mesuré la latence des caches, en utilisant Sciencemark 2.0, CPU-Z nous renvoyant 1 cycle de plus pour le cache L2. Côté L1, pas de changement, on reste à 3 cycles. Côté L2 en revanche, on passe de 10 cycles pour le Dothan à 14 cycles ! C’est de toute évidence la contrepartie à l’adaptation dynamique de la taille de la mémoire, qui n’est pas gratuite, et c’est le seul point qui pourra expliquer une baisse de performance entre un Dothan et un Yonah de même fréquence. Notez par ailleurs que cette latence de 14 cycles reste faible dans l’absolu, puisqu’on est à 18 cycles pour l’Athlon 64 et 23 pour le Pentium 4 5xx (Prescott 1M). Deux processeurs qui ont par ailleurs un cache L2 deux fois plus petit.

Au niveau de la bande passante maintenant, selon RMMA qui adapte l’échelle des graphes afin de masquer la légère différence de fréquence entre les deux processeurs, la vitesse en lecture ne change pas vraiment, au contraire de celle en écriture et en copie. Ces dernières sont en effet en hausse, et l’on remarque entre 1 M et 2 M une évolution en dents de scie pour l’écriture, manifestement liée à l’allocation progressive de plus de cache au premier core. D’ailleurs, l’allure de ces dents de scie change à chaque lancement du test, sans jamais dépasser la valeur atteinte sur le premier mégaoctet.

Bref, en pratique la latence du L2 augmente, mais la bande passante en écriture également !