Finalement cette extension ne verra jamais le jour. Pourquoi ? Tout simplement parce qu’AMD s’est rendu compte qu’il y avait bien mieux à faire. Quand on regarde les extensions précédentes comme le MMX, le 3DNow! ou le SSE on se rend compte qu’il a fallu un certain temps pour qu’elles soient adoptées, en fait le temps qu’elles soient incluses dans les derniers compilateurs. Alors plutôt qu’ajouter une extension qui allait encore demander aux développeurs de compilateur d’écrire un nouveau back end pour les supporter, AMD a décidé de profiter des efforts d’intel en matière d’évangélisation : ils ont donc inclus les instructions SSE2 qui remplissaient strictement la même fonction que l’extension TFP prévue initialement. Ainsi AMD pourra bénéficier instantanément de toutes les applications optimisées pour le SSE2 et du travail d’intel pour réaliser un compilateur performant en tirant parti. Afin d’obtenir d’encore meilleures performances AMD a même poussé le vice jusqu’à doubler le nombre de registres par rapport à l’implémentation d’intel, offrant ainsi 16 registres flottants doubles précision.

Les autres améliorations apportées au noyau d’exécution sont assez minimes : le pipeline a été légèrement allongé, augmentant de 2 étages par rapport à l’Athlon, ce qui devrait permettre de monter un peu plus facilement en fréquence. Certains tampons ont vu leur taille légèrement augmenter, la prédiction de branchement a été aussi perfectionnée grâce à une table d’historique des branchements plus conséquente (16K entrées au lieu de 4K) et l’algorithme a été amélioré. Mais la plupart des grosses évolutions ont porté sur le sous système mémoire. Le cache L2 tout d’abord qui a vu sa taille passer de 512Ko sur les Athlon (core Barton) à 1Mo bien qu’il semble qu’AMD ait décidé de sortir des Athlon 64 pourvus de 512Ko de L2 à des tarifs plus faibles. Si l’initiative est intéressante, il aurait été plus judicieux de différencier cette gamme avec un autre nom car seul le PR Rating diffère entre un 3000+ disposant de 512Ko de cache et un 3200+ équipé de 1Mo tous deux étant cadencés à 2GHz. Ce choix ne manquera pas à coup sûr de provoquer de nombreuses confusions.

Mais revenons aux améliorations de notre cache L2. Bien qu’AMD n’ait pas été très bavard sur le sujet, la plupart des tests semblent indiquer deux choses : une bande passante plus élevée par rapport à celle de l’Athlon XP, et une latence plus faible. Impossible en revanche de savoir si cela vient d’un bus vers le cache L2 passé à 128 bits ou si l’interface 64 bits a été remaniée pour obtenir de meilleures performances. Les tampons de traduction anticipée (Translation Look-aside buffer) qui sont des petites zones mémoires permettant d’accélérer les traductions entre adresses virtuelles et adresses physiques, ont vu leur taille grandement augmentée (de 24 à 40 entrées pour le TLB situé en L1 et de 256 à 512 entrées pour le TLB situé en L2). Mais le plus gros ajout vient une fois de plus de l’Alpha et plus précisément du 21364 et consiste en l’intégration d’un contrôleur mémoire directement sur le die du processeur.

Traditionnellement, ce contrôleur mémoire se situe dans le Northbridge du chipset. En l’intégrant directement au niveau du CPU ce contrôleur mémoire offre une meilleure bande passante disponible pour le processeur, et permet surtout de diminuer énormément la latence d’accès à la mémoire principale. Les tests confirment la théorie, montrant qu’à fréquence égale la latence mémoire est 40% plus faible sur un Athlon64 que sur un Athlon XP, autrement dit le processeur perd nettement moins de cycle à attendre les données lors d’un accès mémoire. Les inconvénients de cette technique sont évidents : pour suivre les évolutions du marché de la mémoire il faut tout simplement changer de processeur en espérant qu’AMD soit suffisamment réactif pour mettre à jour le contrôleur mémoire. Mais il faut garder à l’esprit que la chaîne de développement d’un processeur est nettement plus longue que celle d’un chipset. On le voit cette décision prête à la controverse mais AMD a malgré tout jugé que l’apport offert contrebalançait les inconvénients.