Le cachePetite quantité de mémoire rattachée à une mémoire principale et plus rapide que cette dernière, destinée à améliorer son efficacité globale. L’accès ... n’est pas le seul point sur lequel les efforts des ingénieurs ont porté, ils ont profité du K10 pour modifier le contrôleur mémoire intégré. Ou plutôt les contrôleurs puisque AMDAMD est l’acronyme de «  Advanced Micro Devices, Inc. ». Il s’agit d’un fabricant de semi-conducteurs basé à Sunnyvale en Californie. La rép... a décidé de diviser son contrôleur 128 bits, en deux contrôleurs indépendants de 64 bitsLe 64 bits désigne la capacité d’une puce à utiliser des registres pour les calculs de nombre entiers qui comportent 64 bits. Cela permet de franchir ... (qui peuvent toutefois toujours fonctionner en mode 128 bits). Cette modification améliore l’efficacité du contrôleur particulièrement lorsque plusieurs cœurs souhaitent accéder à la mémoire simultanément. Le contrôleur a également connu plusieurs améliorations, la plus notable étant l’inclusion d’un buffer dans lequel toutes les écritures sont accumulées avant d’être écrites en mémoire en une seule fois. Non seulement cela améliore l’efficacité en maximisant le bus de données, mais en plus cela évite de changer le mode du bus de lecture à écriture ce qui est coûteux.

Le contrôleur mémoire inclus aussi désormais un prefetcher qui observe les schémas d’accès à la mémoire et peut ainsi faire les requêtes avant que les données ne soient nécessaires. Ces données resteront dans le contrôleur mémoire et ne risqueront donc pas de polluer la hiérarchie de cache. Chaque coeur dispose également de prefetchers qui remplissent désormais le cache de niveau 1 de donnée au lieu du cache de niveau 2 sur le K8. Cette modification est une arme a double tranchant car si elle permet de masquer la latence d’accès au cache de niveau 2 elle est aussi susceptible de polluer le cache de niveau 1 qui est nettement plus petit et dispose d’une plus faible associativité que le cache de niveau 2.

AMD s’est également inspiré des modifications apportées par IntelIntel est le premier fabricant mondial de microprocesseurs pour ordinateurs. Le terme Intel est issu de la contraction de « Integrated Electronic... au CoreUnité principale de calcul dans un processeur. Les principaux processeurs actuels regroupent désormais deux ou même quatre unités gravées dans la même... 2 en ce qui concerne la gestion des accès mémoire. Ainsi le processeurLe CPU, encore appelé processeur, est l’acronmye de « Central processing unit », en anglais. Ont pourrait traduire ce terme par unité centra... d’Intel est capable d’exécuter ces opérations dans le désordre ce que le K8 ne pouvait pas faire. Désormais Barcelona peut lui aussi exécuter certaines opérations mémoires dans le désordre : ainsi un chargement peut être exécuté avant un autre et il peut même être exécuté avant un rangement si le processeur détermine qu’ils n’accèdent pas à la même adresse mémoire. Pour cela le processeur est obligé d’attendre que l’adresse du rangement soit calculée afin de pouvoir s’assurer que le chargement peut s’effectuer sans problème. Le Core 2 va plus loin à ce niveau car Intel utilise un prédicteur et en fonction du résultat de celui-ci peut lancer l’opération immédiatement. D’après les ingénieurs d’AMD l’utilisation d’un prédicteur ne se justifiait pas sur leur architecture.