Le chipset (suite)
La première ligne représente la période de la mémoire, alors que les trois lignes suivantes représentent celles du FSB. Dans le cas d’un FSB synchrone, aucun problème, la donnée est récupérée au deuxième front montant. Si le FSB est overclocké, la donnée est toujours récupérée au front montant mais vu que la fréquence est plus élevée, celui-ci arrive plus rapidement : le processeur pourra accéder plus rapidement aux données de la mémoire (latence). Mais une fois dépassé une certaine fréquence (dernière ligne), le circuit de synchronisation risque de sauter un cycle et passer au troisième front montant pour garantir la fiabilité du transfert : dans ce cas, l’augmentation du FSB se traduira par de moins bonnes performances. C’est cette situation que le QuickSync améliore.
Enfin, le DASP en version 3.0 est à concevoir comme une mémoire cache située au niveau du northbridge, dotée d’algorithmes de prédiction des données. Comme au niveau du cache L2 du CPU, ce DASP va « prefetcher » les données de la RAM, c'est-à-dire stocker les informations qu’il pense que le CPU risque de lui demander par la suite. Cette prédiction fait appel aux dernières recherches en matière d’architecture CPU, mémoire et en programmation, et se base sur les données qui sont actuellement utilisées par le CPU. Donc, si le processeur a besoin de données en RAM et que, par chance, la prédiction a fonctionnée, le chipset pourra directement retourner au processeur les données qui sont en fait présentes dans le DASP. Si la prédiction a échouée, alors le chipset accède à la RAM de manière très classique. Notez qu’une telle unité est présente depuis le premier nForce.
Du côté de la bande passante enfin, ce contrôleur mémoire gère officiellement la DDR 400, 533 et 667. En pratique, comme nous le verrons plus loin nous avons même pu accéder à une fréquence de 800 MHz. Pour bien comprendre ce que cela représente, rappelons d’une part les besoins en bande passante des deux FSB supportés, et d’autre part la bande passante offerte par ces modes mémoires.
| Bande passante requise | ||
|---|---|---|
| Type de bus | débit | |
| FSB 800 | 6,4 Go/s | |
| FSB 1067 | 8,5 Go/s | |
| Bande passante offerte | ||
|---|---|---|
| Type de mémoire | single channel | dual channel |
| DDR2 400 MHz | 3,2 Go/s | 6,4 Go/s |
| DDR2 533 MHz | 4,3 Go/s | 8,5 Go/s |
| DDR2 667 MHz | 5,3 Go/s | 10,6 Go/s |
| DDR2 800 MHz | 6,4 Go/s | 12,8 Go/s |
En clair, le support de la DDR2 667 peu paraître peu utile même pour des processeurs FSB 1067, mais il faudra tout de même voir ce qu’il en est en pratique. D’autant qu’il ne faut pas oublier l’éventualité de l’overclocking.
Southbridge
Gravé en .15µ et rassemblant 21 millions de transistors, le Southbridge intègre comme seul nouveauté le RAID 5. Il peut être considéré comme une forme de compromis entre le RAID 0 (performances mais moins bonne fiabilité) et le RAID 1 (fiabilité mais performances quasi identiques), et consiste à calculer des bits de parité pour chaque bloc de données d’un minimum de deux disques. Ces bits de parités sont stockés sur un troisième disque. Le disque stockant les bits de parité change pour chaque bloc de données. Ainsi, si un des disques disparaît, il sera possible de recalculer les données qu’il possédait à l’aide des bits de parité contenus sur les disques restants.
Si ce mode est loin d’être inintéressant, dans le cadre d’une utilisation personnelle il paraît bien moins souple et accessible que le Matrix Raid de l’ICH6 d’Intel. Avant tout parce que ce dernier fonctionne avec deux disques, alors qu’un minimum de trois disques sera nécessaire avec le RAID 5, ce qui commence à faire beaucoup. Le Matrix RAID consiste pour rappel à définir sur deux disques une plage d’espace où ces deux disques fonctionneront en RAID 0, et une seconde plage où les données seront au contraire clonées et donc sécurisées.
Très bon article, bravo, mais qui prouve malheureusement que le nForce 4 SLI IE n'est pas la révolution attendue pour changer de configuration. Sauf à vouloir utiliser le SLI.....