Défis industriels du 450 mm
À partir du 200 mm, l’industrie a décidé de standardiser les caractéristiques des wafers, les dernières spécifications du 450 mm destinées aux équipementiers ayant été publiées en mars dernier. L’une des données définies par les standards est l’épaisseur de la galette qui est de 0,725 mm en 200 mm, 0,775 mm pour une galette de 300 mm et sera de 0,925 mm pour du 450 mm. Comme le montre le diagramme ci-contre, cette dernière valeur est plus épaisse que ce qui était proportionnellement attendu.
Affaissement gravitationnel
L’épaisseur est une donnée très importante, car elle va affecter la structure de la galette. Un wafer de 300 mm pèse 128 g et on s’attend à ce qu’un modèle 450 mm tourne autour de 335 g. Or, plus un wafer est lourd et plus l’affaissement gravitationnel (le fait que le wafer plie sous l'effet de son propre poids) a des conséquences importantes sur son intégrité. Un wafer de 450 mm d’une épaisseur de 0,925 mm aura un affaissement autour de 0,350 mm. C’est plus que pour le 300 mm qui tournait à 0,100 mm. Pour combler ce défaut, il faudrait augmenter l’épaisseur du wafer afin de solidifier sa structure, mais cela coûterait trop et comporterait d’autres problèmes physiques. Les équipementiers devront donc innover pour s’assurer que les wafers restent utilisables. De plus, un modèle plus grand est aussi plus sensible aux vibrations lors de son transport.
Grands wafers, grands problèmes
L'augmentation du diamètre comporte aussi d’autres défis. En schématisant, la fabrication d’une galette demande du sable extrêmement propre et d’une structure atomique spécifique (le sable provient souvent des côtes australiennes) que l’on va traiter chimiquement pour le purifier à 99,999 % et obtenir un quartz (SiO2) qui est placé dans un creuset que l'on va chauffer à plus de 1 600 °C (température légèrement supérieure au point de fusion du silicium, mais en dessous de son point d’ébullition). Au bout d’une tige, on place une graine cristal de silicium qui est la plus petite forme complète du cristal et qui mesure entre 1 mm et 3 mm. On plonge la graine dans le bain, ce qui va entamer un processus de cristallisation. On retire alors la tige petit à petit pour obtenir une barre de silicium monocristalline (il s’agit d’un gros cristal et non d’un ensemble de cristaux). Ce procédé explique, en grande partie, pourquoi le wafer a une forme cylindrique. Une vidéo intéressante publiée sur YouTube décrit le phénomène mentionné.
Plus le diamètre d’un wafer est grand et plus le poids de la barre est important. En passant du 300 mm au 450 mm on est obligé de produire un bloc monocristallin deux fois plus lourd (940 kg), ce qui peut poser des problèmes lors de sa manipulation. Il y a aussi de plus grands risques de dislocation (malformation du cristal), ce qui oblige les fabricants à refondre la barre et recommencer. De plus, avec l’augmentation de la taille du wafer les temps nécessaires à l’extraction du monocristal sont multipliés par deux et la période de refroidissement de la barre demande deux à quatre fois plus de temps que l’ancienne génération.
Un changement de discours
Nous avons néanmoins assisté à un changement de mentalité des détracteurs du 450 mm ces dernières années. On se souvient qu’en 2006, de nombreux fondeurs et équipementiers, plus petits que les Samsung, Intel ou TSMC, clamaient que l’on resterait éternellement en 300 mm. Aujourd’hui, la demande les a motivés à travailler sur des éléments de réponses et l’utilisation de wafers de 450 mm dans cinq à sept ans semble devenir une réalité.
Intéressant cet article ... dommage que je suis en log out ces jours ci.
Fin bon faut bien travailler pour vivre en même temps
Juste un truc à la "con":
- L'image de la miniaturisation des transistors a pour nom "szyhph"... ce qui fait un peu tache dans un article sérieux
EDIT: toutes les images semblent avoir le même souci d'identification :
lithof1
links
30wrntx
etc etc... surtout que cela apparaît dans l'onglet de navigation.
Une bonne explication
http://www.youtube.com/watch?v=d8DeUhRr384
Très bon article et très intéressant! Merci!
magellan -> J'ai eu des problèmes avec le système d'upload d'image, ce qui explique les noms bizarres
C'est sûrement parce que je suis largement dépassé par le niveau technique de l'article que ça m'a sauté aux yeux, mais sur la page "les règles de Dennard", on peut lire la phrase suivante:
"Le scientifique partait, par exemple, de l’hypothèse qu’il n’y avait pas de limite au dopage [...]"
Et quelques paragraphes au-dessus on a un tableau légendé "extrait de la thèse de Laurent Jalabert"
Bon sang mais c'est bien sûr!
Sinon l'article est passionnant. Mais j'ai dû m'accrocher pour [avoir l'impression de] suivre.
un centime de dollar!
Un cent!
Cela dit, excellent article!
magellan -> J'ai eu des problèmes avec le système d'upload d'image, ce qui explique les noms bizarres
Je me suis bien douté qu'il ne s'agissait pas d'une volonté délibérée de donner des noms à la con
Article de vulgarisation très poussé. Sans avoir de grande capacité en physique chimie, on comprend la majorité du contenu.
Merci !
Hello,
C'est une bel article, bien détaillé.
Concernant les yields cela dépend beaucoup du produit mais au bout d'un an c'est généralement au dessus de 98% en wafer test, avoir 50% de rendement même en période de développement n'est pas bon du tout, après si c'est pour fabriquer un capteur full frame c'est autre chose! ^_^
Bonne continuation.
Merci KaTak pour cette addition
Magellan > merci de l'avoir relevé, au moins ca permet de clarifier les choses sur le forum
Un vrai plaisir un article pareil. Merci et bravo David (tu pêches toutes ces infos de ton expérience ou tu as pu trouver d'autres documents (en anglais) du même type?)
Ça me fait sourire quand on parle du coût des usines. Je trouve que ça donne l'impression d'être vendu en kit, style le commerçant qui propose une Fab à tel ou tel prix selon vos envies ^^
Merci beaucoup Dawnrouille pour ces gentils mots. Le savoir ne s'invente pas et ce genre d'article demande beaucoup de recherches et de lectures. Il n'y a pas de secrets ou de miracles. Après, il est vrai que le traitement de l'information demande de l'expérience et celle que j'acquiers au fil des papiers dépend beaucoup de l'équipe de THFR, qui est l'une des meilleures sur le web français et des leçons des lecteurs qui sont parfois durs, mais formateurs. Donc il est honnêtement difficile de parler de « mon » expérience, car on n’arrive pas à ce genre d'article tout seul. Maintenant, je serais aussi ravi d'avoir des idées sur les sections qui pourraient être améliorées.
En dernière page, mettre une photo avec des plateaux de disque dur en face du texte traitant de la demande pour passer à du wafer de 450 mm, c'es un peu culotté... Ca n'a rien à voir !
C'est comme mettre une photo de vélo alors qu'on parle avion...
Mauvaise manipulation de ma part sur la dernière image de l'avant dernière page. Je me suis trompé d'illustration, merci de l'avoir repéré.
Daywalker ??? Désolé, mais je ne vois vraiment pas de quelle image tu parles. Sur la dernière page il y a quatre images, une courbe de l'épaisseur des wafers, un schéma de l'affaissement gravitationnel, la méthode Czochralski et une barre de silicium monocristallin...
Edit : Si tu parles de cette image en page 13 (avant dernière page) http://www.presence-pc.com/image/A [...] -jpg-.html
Ce ne sont pas des disques dur, mais une rangée de wafers déjà découpés
Hello,
Je vais être chiant, dans le calcul du DPW il faut prendre en compte le sawlane, l'espace entre chaque die car il faut bien découper le wafer à la scie pour la mise en package! ^_^
@+
et il est bien payé le gars avec sa scie à métaux?
Katak -> À ma connaissance, la saw line mesure 160 µm d'épaisseur (80 µm de chaque côté de la ligne que va traverser la scie) et ses dimensions sont prises en compte dans les mesures du die. Bref, lorsqu'un concepteur va définir le nombre de puce qu'il peut mettre sur un wafer, il prend en compte cette marge de 80 µm de chaque côté du die. Si tu as d'autres infos à ce sujet, je suis preneur.
1815 -> Non il est au chomage, son job a été pris par une machine! sales capitalistes!!!!
moi qui pensais que c'était comme les carrés de chocolat...
Il dit qu'il voit pas le rapport
ben tu prends le wafer et pis tu fais comme avec une plaquette de chocolat.
tu crois que je devrais déposer un brevet?
superbe article! je travaille dans une FAB et la vulgarisation du process est bien tournée! J'ai mis un an à tout comprendre au début du STI au PADO....héhé.
--> KATAK
Bravo à l'auteur!
PS: les rendement de 90% au bout d'un an jamais vu ca moi!
J'ai vu le C110, le C90, C065, C055, C045, C040 et maintenant le C032 et C022 mais même 50% au début je rigole bien! Généralement le premier proto sorti (véhicule de test pour chaque fondeur) tourne très bas! J'ai vu des zero yields de 20 wafers sur un FOUP de 25 !
@Mizou51: Tu travailles ou ? je pensais à Crolles au début mais ils ne font pas de 22 nm...
Quand tu parles de Yield c'est du WT ou FT ?
il faut aussi différencier l'analogique du numérique mais si au bout d'un an tu as moins de 90% en WT, le process est loin d'être fiabilisé...
Quel produit te sort un 0% sur 20 wafers ?! qui s'est fait virer pour ça ?
Bob Dennard ?